挑战ZYNQ 32位 白嫖工艺

_北岛南笙_:
前一段时间我也想自己画一个来着，但是画板子的很多知识不清楚，画ddr的时候一直走不出能看的走线[喜极而泣]后来要准备考研就鸽了，打算是想把7020的所有io全引出来的，只能以后填坑了。但很期待up的100左右的7010和200左右的7020[doge]

【回复】这咋降的成本啊，淘宝问的价光一片7020就300了，难道是只做裸板吗…
【回复】回复 @Bujian97 :商家标全新，我用着也没啥问题[doge]
【回复】回复 @これで良い丶 :新的吗？
quartus:
电源加钱上umodule，体积还能小点[doge]，zynq的核心卖点个人觉得还是在axi总线实现pl与ps的交互，希望以后可以多分享分享[鼓掌]

【回复】会的，做示波器的话会大量用到AXI
墨清榄:
期待核心板不会画但是扩展板我会[脱单doge]

时光荏岁月梭:
我看嘉立创免费打样如果是盘中孔尺寸不是至少要0.3mm/0.4mm，这个zynq的bga焊盘的孔径是0.35mm,这样可以做吗

【回复】免费工艺是0.45+，不然就做不了免费的
丹霞山下的少年:
我也是抄的正点原子7020的原理图，还没layout，不太会layout，Up可以开源工程参考一下吗

【回复】目前还不能开源，没有验证过，不知道能不能成功点亮，你去看看其它UP的DDR走线视频，很简单，掌握好3W规则和等长，基本就可以了[呲牙]
子黎zealy:
我最近也在画zynq7010的开发板，现在还在到处找参考原理图，想设计成我想要的那种

【回复】原子的开源的，照着抄就行[呲牙][呲牙]
喵呜vater:
15eg我也在画，电源部分我直接把LP和FP电源域做了整合，供电缩减到了7路，但是基本都是3a以上，ps端因为觉得贴ddr麻烦就用了sodimm插槽，pl端挂了2片ddr，时钟芯片因为实在太贵了所以准备再挂一个小的s6用pll出，目前打算用8层出，不知道行不行

【回复】回复 @姬如晓亦 :我也是这样，不过好奇你6层怎么走出来的，两个ddr走flyby我就要四层
【回复】外设不多的话，8层差不多够了，我六层（和你差不多，板载pl ddr✖️2，PS也是内存插槽），只一组半IO没出出来（没挂啥外设，基本都是引出）。
【回复】回复 @喵呜vater :我用的村田的电源 一个120[笑哭][笑哭][笑哭]
言姬何同学:
up，我想问问设计这个要多考虑容抗阻抗差分线那些[doge]是处处考虑？还是关键地方考虑[doge]

【回复】DDR的走线有条件做好阻抗匹配，没条件就做好3W，等长，差分等等也可以，
YYeahp:
Up画这个是为了自己进行开发吗？还是降低开发板成本呢？

【回复】一部分自己用，当然，能卖出去几片摊平开发成本也是最好的
【回复】回复 @一叶之秋121380 : 已经蹲好up出货了[脱单doge]